|
|
|
|
| LEADER |
02589na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2019 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid6745
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Suman, Luka
|9 40629
|
| 245 |
1 |
0 |
|a Izvedba vektorskih Booleovih funkcija temeljena na konfigurabilnim logičkim blokovima :
|b diplomski rad /
|c Luka Suman ; [mentor Marko Čupić].
|
| 246 |
1 |
|
|a Implementation of Vectorial Boolean Functions Based on Configurable Logic Blocks
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b L. Suman,
|c 2019.
|
| 300 |
|
|
|a 52 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Računarska znanost, šifra smjera: 56, datum predaje: 2019-06-28, datum završetka: 2019-07-10
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: Objašnjena su potrebna teorijska znanja za problem izvedbe vektorskih Booleovih funkcija temeljene na konfigurabilnim logičkim blokovima. Navedene su osnove Booleove algebre, digitalne logike i rješavanja optimizacijskih problema. Dana je motivacija optimizacije zadanog problema. Detaljno je opisana implementacija heuristike koja uspješno rješava zadani problem. Implementirana je paralelizacija modificiranog genetskog algoritma. Dane su upute za korištenje grafičkog korisničkog sučelja te su objašnjene sve njegove mogućnosti. Objašnjen je postupak optimizacije parametara uz prikaz pripadnih rezultata. Na kraju su prikazani rezultati testiranja na višebitnim paralelnim binarnim zbrajalima.
|
| 520 |
3 |
|
|a Sažetak na engleskom: Theoretical knowledge required for the problem of implementation of vectorial Boolean functions based on configurable logic blocks is explained. Fundamentals of Boolean algebra, digital logic and solving of optimization problems are explained. Motivation for optimizing the given problem is given. Implementation of the heuristic which successfully solves the problem is described in detail. A parallelization of a modified genetic algorithm is implemented. Instructions for using the graphical user interface are given and all its functionalities are explained. Process of parameter optimization is explained along with a presentation of the results. Finally, testing results on multibit full binary adders are shown.
|
| 653 |
|
1 |
|a Booleova funkcija, konfigurabilni logiˇ cki blok, FPGA, genetski algoritam, implementacija, Java
|
| 653 |
|
1 |
|a Boolean function, configurable logic block, FPGA, genetic algorithm, imple- mentation, Java
|
| 700 |
1 |
|
|a Čupić, Marko
|4 ths
|9 31150
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 51340
|d 51340
|