Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA
Sažetak na hrvatskom: Ovaj diplomski rad istražuje binariziranu implementaciju neuronske mreže na heterogenom računalnom sustavu koji je zasnovan na RISC-V instrukcijskom setu, zvanom PULPissimo, koristeći akcelerator množenja i zbrajanja, te uspoređuje njene performanse s dvije obične neuronske mre...
| Permalink: | http://skupnikatalog.nsk.hr/Record/fer.KOHA-OAI-FER:50144/Details |
|---|---|
| Glavni autor: | Strižić, Luka (-) |
| Ostali autori: | Knezović, Josip (Thesis advisor) |
| Vrsta građe: | Drugo |
| Impresum: |
Zagreb,
L. Strižić,
2018.
|
| Predmet: |
duboko učenje
> RISC-V
> višeslojni perceptron
> MLP
> binarizirana
> neuronska mreža
> FPGA
> PULP
> PULPissimo
deep learning
> RISC-V
> multilayer perceptron
> MLP
> binarized
> neural networks
> FPGA
> PULP
> PULPissimo
|
| LEADER | 02737na a2200229 4500 | ||
|---|---|---|---|
| 003 | HR-ZaFER | ||
| 008 | 160221s2018 ci ||||| m||| 00| 0 en d | ||
| 035 | |a (HR-ZaFER)ferid4903 | ||
| 040 | |a HR-ZaFER |b hrv |c HR-ZaFER |e ppiak | ||
| 100 | 1 | |a Strižić, Luka | |
| 245 | 1 | 0 | |a Izvedba ubrzivača za duboko učenje u heterogenom sustavu s procesorom RISC-V i tehnologijom FPGA : |b diplomski rad / |c Luka Strižić ; [mentor Josip Knezović]. |
| 246 | 1 | |a Deep Learning Accelerator for FPGA-Based Heterogeneous System with RISC-V Processor |i Naslov na engleskom: | |
| 260 | |a Zagreb, |b L. Strižić, |c 2018. | ||
| 300 | |a 40 str. ; |c 30 cm + |e CD-ROM | ||
| 502 | |b diplomski studij |c Fakultet elektrotehnike i računarstva u Zagrebu |g smjer: Računalno inženjerstvo, šifra smjera: 55, datum predaje: 2018-06-29, datum završetka: 2018-09-18 | ||
| 520 | 3 | |a Sažetak na hrvatskom: Ovaj diplomski rad istražuje binariziranu implementaciju neuronske mreže na heterogenom računalnom sustavu koji je zasnovan na RISC-V instrukcijskom setu, zvanom PULPissimo, koristeći akcelerator množenja i zbrajanja, te uspoređuje njene performanse s dvije obične neuronske mreže, od kojih jedna koristi akcelerator, a druga ne. Mreže su učene na računalu viših performansi, te je samo unaprijedni prolaz implementiran na PULPissimu, kako bi se zadovoljio češći način korištenja neuronskih mreža. Unaprijedni prolaz nije imao koristi od akceleracije zbog dodatnih troškova postavljanja posla, sporog pristupa memoriji, neoptimirane implementacije i malene mreže, iako, binarizirano računanje je pokazalo očekivano poboljšanje performansi i korištenja memorije. | |
| 520 | 3 | |a Sažetak na engleskom: This master thesis explores a binarized neural network implementation on a heterogenous, RISC-V based microcontroller, called PULPissimo, with the help of a multiply-and-accumulate accelerator, and compares its performance to two regular, non-binarized neural network implementations, one using the accelerator and the other not. Networks were trained on a more powerful computer and only the forward pass was implemented in PULPissimo to suit a common neural network use pattern. The forward pass did not benefit from using the accelerator, due to its setup overhead, memory access bottlenecks, a low-effort implementation, and the small network, however, the binarized computation did show expected performance and memory consumption improvements. | |
| 653 | 1 | |a duboko učenje |a RISC-V |a višeslojni perceptron |a MLP |a binarizirana |a neuronska mreža |a FPGA |a PULP |a PULPissimo | |
| 653 | 1 | |a deep learning |a RISC-V |a multilayer perceptron |a MLP |a binarized |a neural networks |a FPGA |a PULP |a PULPissimo | |
| 700 | 1 | |a Knezović, Josip |4 ths | |
| 942 | |c Y | ||
| 999 | |c 50144 |d 50144 | ||