|
|
|
|
| LEADER |
01653na a2200229 4500 |
| 003 |
HR-ZaFER |
| 008 |
160221s2018 ci ||||| m||| 00| 0 hr d |
| 035 |
|
|
|a (HR-ZaFER)ferid5447
|
| 040 |
|
|
|a HR-ZaFER
|b hrv
|c HR-ZaFER
|e ppiak
|
| 100 |
1 |
|
|a Kovač, Mate
|
| 245 |
1 |
0 |
|a Sučelje za integraciju komponenti u heterogeni računalni sustav s procesorom arhitekture RISC-V za računalnu platformu u programabilnoj tehnologiji FPGA :
|b diplomski rad /
|c Mate Kovač ; [mentor Josip Knezović].
|
| 246 |
1 |
|
|a Interface for Component Integration into Heterogeneous Computing System Based on RISC-V Implemented on FPGA Programmable Logic
|i Naslov na engleskom:
|
| 260 |
|
|
|a Zagreb,
|b M. Kovač,
|c 2018.
|
| 300 |
|
|
|a 31 str. ;
|c 30 cm +
|e CD-ROM
|
| 502 |
|
|
|b diplomski studij
|c Fakultet elektrotehnike i računarstva u Zagrebu
|g smjer: Elektroničko i računalno inženjerstvo, šifra smjera: 48, datum predaje: 2018-06-29, datum završetka: 2018-07-13
|
| 520 |
3 |
|
|a Sažetak na hrvatskom: U ovom radu opisana je arhitektura skupa naredbi RISC-V te je predstavljen heterogeni računalni sustav PULPissimo s procesorom arhitekture RISC-V. Razvijeno je, također, sučelje za integraciju komponenti u sustav PULPissimo za programabilnu tehnologiju FPGA.
|
| 520 |
3 |
|
|a Sažetak na engleskom: This work describes RISC-V instruction set architecture and heterogeneous computing system PULPissimo based on RISC-V. Interface for component integration into system PULPissimo implemented on FPGA programmable logic has also been introduced.
|
| 653 |
|
1 |
|a RISC-V
|a PULPissimo
|a FPGA
|
| 653 |
|
1 |
|a RISC-V
|a PULPissimo
|a FPGA
|
| 700 |
1 |
|
|a Knezović, Josip
|4 ths
|
| 942 |
|
|
|c Y
|
| 999 |
|
|
|c 49005
|d 49005
|