Optimiranje komponenata ECL invertora u tehnologiji bipolarnog tranzistora s horizontalnim tokom struje

Sažetak na hrvatskom: U radu je opisan rad emiterski vezane logike kao jedne od najbržih logičkih skupina. Na waferima su mjerena vremena kašnjenja različitih verzija ECL oscilatora, koje su se razlikovale u iznosima otpora u invertorima i u veličini tranzistora. Oscilatori s manjim iznosima otpora...

Full description

Permalink: http://skupnikatalog.nsk.hr/Record/fer.KOHA-OAI-FER:48143/Details
Glavni autor: Dlab, Nicol (-)
Ostali autori: Suligoj, Tomislav (Thesis advisor)
Vrsta građe: Drugo
Impresum: Zagreb, N. Dlab, 2017.
Predmet:
LEADER 02218na a2200229 4500
003 HR-ZaFER
008 160221s2017 ci ||||| m||| 00| 0 hr d
035 |a (HR-ZaFER)ferid5936 
040 |a HR-ZaFER  |b hrv  |c HR-ZaFER  |e ppiak 
100 1 |a Dlab, Nicol 
245 1 0 |a Optimiranje komponenata ECL invertora u tehnologiji bipolarnog tranzistora s horizontalnim tokom struje :  |b završni rad /  |c Nicol Dlab ; [mentor Tomislav Suligoj]. 
246 1 |a Optimization of ECL inverter components in Horizontal Current Bipolar Transistor Technology  |i Naslov na engleskom:  
260 |a Zagreb,  |b N. Dlab,  |c 2017. 
300 |a 28 str. ;  |c 30 cm +  |e CD-ROM 
502 |b preddiplomski studij  |c Fakultet elektrotehnike i računarstva u Zagrebu  |g smjer: Elektronika, šifra smjera: 36, datum predaje: 2017-06-09, datum završetka: 2017-09-08 
520 3 |a Sažetak na hrvatskom: U radu je opisan rad emiterski vezane logike kao jedne od najbržih logičkih skupina. Na waferima su mjerena vremena kašnjenja različitih verzija ECL oscilatora, koje su se razlikovale u iznosima otpora u invertorima i u veličini tranzistora. Oscilatori s manjim iznosima otpora su brže radili, no imali su i veću potrošnju. Oscilatori s relaksiranijm layoutom tranzistora su se pokazali kao najsporije verzije, ali i najpouzdanije. U simulacijama se proučavao utjecaj parazitnih kapaciteta na vrijeme kašnjenja.  
520 3 |a Sažetak na engleskom: The work of emitter coupled logic is described as one of the fastest logical groups. Different versions of ECL oscillators are measured on wafers, with different amounts of resistance in the inverters and different sizes of invertors. Oscillators with lower resistance rates worked faster, but they also had higher consumption. Oscillators with a more relaxed layout of the transistor have been shown as the slowest version, but also the most reliable. In the simulations, the influence of parasitic capacity on delay time was studied. 
653 1 |a Emiterski vezana logika  |a ECL  |a HCBT  |a vrijeme kašnjenja  |a parazitni kapacitet  |a oscilator 
653 1 |a Emitter coupled logic  |a ECL  |a HCBT  |a propagation delay  |a parasitic capacitance  |a oscillator  
700 1 |a Suligoj, Tomislav  |4 ths 
942 |c Z 
999 |c 48143  |d 48143