Projektiranje djelila frekvencije u 180 nm CMOS tehnologiji : završni rad - Tomić, Dubravko (D. Tomić, 2019)
Sažetak na hrvatskom: Mikroelektronika i integrirani sklopovi predstavljaju okosnicu moderne civilizacije. Na ulaz djelila frekvencije dovodi se signal takta nominalne frekvencije od 32 kHz, a na izlazu djelila dobiva se signal takta nominalne frekvencije od 1 Hz. Budući da zbog temperature ili tehnoloških varijacija u proizvodnji frekvencija takta ulaznog signala može odstupati od 32 kHz, potrebno je osigurati mogućnost podešavanja djelila kako bi se na izlazu dobila frekvencija od 1 Hz čak i ako ulazna frekvencija odstupa od 32 kHz. Sklop frekvencijskog djelila sastoji se od 15-bitnog brojila sa sinkronim resetom, 15-bitnog zbrajala koji zbraja 15-bitnu konstantu C0 i 8-bitni vektor FDT te sklopa za usporedbu dva 15-bitna vektora koji na izlazu generira signal reseta kada dva 15-bitna vektora postanu jednaka. Konstantu C0 i promjenjivi vektor FDT treba podesiti tako da se na izlazu dobije željena frekvencija od 1 Hz i pri promjeni temperature od -40 stupnjeva C do 125 stupnjeva C i pri promjeni napona napajanja od 1,1 V do 1,3 V. Pri nominalnom naponu napajanja od 1,2 V potrošnja struje treba biti do 100 nA. Provesti simulacije za rubne tehnologije i odrediti prikladne vrijednosti za 15-bitnu konstantu C0 i 8-bitni vektor FDT. Osigurati da se s vanjskim signalom EN (enable) omogući rad sklopa tako da u stanju EN = 0 sklop ne radi, a u stanju EN = 1 sklop radi. Opisati proces projektiranja. Grafički i tablično prikazati sve značajne karakteristike sklopa.