Analiza vertikalnog MOS tranzistora u tehnologiji silicij ni na čemu : magistarski rad - Perić, Mario; Biljanović, Petar (Zagreb : M. Perić ; Fakultet elektrotehnike i računarstva, 2006)
U radu je prikazan kratki opis tehnologije silicija na izolatoru, prednosti
te strukture i problemi prilikom skaliranja. Ta struktura zajedno sa strukturom silicija ni na čemu poslužiti će nam u razumijevanju strukture vertikalnog MOS tranzistora u tehnologiji silicija ni na čemu. Prikazati ćemo različite
tehnološke izvedbe te strukture, optimizirati geometrijske i topološke dimenzije. Pomoću dvodimenzionalnog 2D simulatora MEDICI izvršena
analizu je i povezanost tehnološke parametre i karakteristike SONFET-a te modeliranje i ekstrakcija električkih parametara.
Ključne riječi: silicij ni na čemu SON, silicij na izolatoru SOI, napon praga,
ukopani oksidni sloj, kratki kanal, uski kanal, skaliranje.
Short overview of technology silicon on insulator and his advantages
and problems with scaling is given. This transistor together with silicon on
nothing MOS transistor will help as to understand vertical silicon on nothing
MOS transistor. We will show different realization of vertical silicon on
nothing transistors it will be optimize geometric and topologic dimension.
With two-dimensional 2D electrical simulator MEDICI we will analyze and
connect technologic parameter and characteristics of SONFET. It will be
modeling SONFET and extraction of electrical parameters.
Key words: silicon on nothing SON, silicon on insulator SOI, threshold
voltage, buried oxide layer BOX, short channel, narrow channel, scaling.
Bibliografija str. 96-98.